
在前几篇文章里有给列位说明晰怎样使用刷新算法和低功耗设计要领,,,,,,实现高速低功耗的AES ASIC设计。。。但因篇幅太大,,,,,,在此自己总结了几个重点,,,,,,再向列位先容一下,,,,,,以此说明ALPU接纳AES128 ASIC的设计在加密系统中是何等的明智。。。
在先容之前,,,,,,我们先要相识一个名称:T盒算法。。。
什么是T盒算法呢???T盒算法是AES的刷新算法,假设加密历程中轮转变的输入为a,,,,,,输出为d,,,,,,则:上式中SRD(S盒)由有限域GF(28)中的乘法逆变换和GF(2)中的仿射变换复合而成,,,,,,符号代表有限域GF(28)中的加法运算,,,,,,符号 代表有限域GF(28)中的乘法运算。。。
该实现计划中T0~T3,,,,,,每个表都包括了256个双字,,,,,,一共占用4KByte的空间。。。在每次循环迭代中,,,,,,只要通过4次表盘问和4次异或运算,,,,,,就能快速地获得一次轮操作中一列的运算效果。。。刷新算法有用降低了要害时序路径的传输延迟,,,,,,能够显着的提高ASIC事情频率。。。通过4次表盘问和4次异或运算,,,,,,就能快速地获得一次轮操作中一列的运算效果,,,,,,同时在知足时序约束的条件下,,,,,,通过动态功耗治理和时钟门控等要领,,,,,,凭证芯片的事情状态关闭???榈墓πР僮鞑⒐乇帐敝油,,,,,,抵达了降低功耗的目的。。。
接纳T盒算法,,,,,,设计的数据吞吐率可以提高13.8%,,,,,,同时接纳功耗优化计划后,,,,,,normal模式下功耗下降了10.7%,,,,,,在idle模式时更低。。。该实现计划适用于ECB,,,,,,CBC等运行模式。。。接纳这种计划,,,,,,同样也可以使得CMOS功耗变得更低。。。
该计划接纳了以下两种低功耗设计要领。。。
1)动态功耗治理
动态功耗治理是一种系统级低功耗设计要领,,,,,,降低功耗的主要思绪是凭证芯片事情状态改变功耗治理模式,,,,,,从而在包管性能的基础上降低功耗。。。在差别模式下,,,,,,时钟的频率可以举行调解,,,,,,一些空闲???樯踔琳鲂酒氖敝右部赡芑岜蛔柚。。;;;;;;箍梢酝ü鹘庑酒牡缪,,,,,,进一步降低功耗。。。由于事情库的限制,,,,,,本文没有对动态电压治理作进一步的研究。。。
本文接纳动态功耗治理,,,,,,分为normal和idle两种功耗模式。。。有最先(START)信号时,,,,,,芯片由idle模式进入normal模式,,,,,,最先对明文分组加密。。。经由初始密钥加法和10次轮变换,,,,,,输出密文分组,,,,,,并爆发竣事(STOP)信号,,,,,,使芯片返回idle模式。。。因此设计了一个鉴相器爆发idle模式的控制信号(EN)。。。电路由与非门和基本RS触发器组成(图1),,,,,,对输入信号(最先和竣事)的上升沿感应,,,,,,由D触发器输出EN。。。具有结构简朴的特点,,,,,,并对噪声的影响有很好的抑制作用,,,,,,并能有用地去除毛刺。。。
2)时钟门控
EN有关闭和翻开ASIC内部???榈淖饔,,,,,,但这样不是最佳的,,,,,,由于EN只是关闭了内部???榈墓πР僮,,,,,,而并没有把???槟诘氖敝油绻乇,,,,,,也就是说时钟网络依然处于激活状态,,,,,,而时钟网络造成的功耗占总功耗的很大部分,,,,,,只有关闭时钟网络才华同时抵达关闭???楣πШ徒档凸牡哪康。。。
接纳时钟门控手艺可以抵达关闭时钟网络的目的。。。以图2(a)中所示电路为例,,,,,,仿真天生的波形如图2(b)所示。。???梢钥吹街挥性贓N信号为1和时钟信号CLK上跳同时爆发,,,,,,ENCLK才会从0变为1,,,,,,激活时钟网络。。。在其他时刻,,,,,,时钟网络是关闭的。。。插入的时钟门控单位不但能通过关闭时钟网络而显着的降低功耗外,,,,,,尚有其他几个主要的功效:
①D触发器的时钟输入端口对毛刺敏感,,,,,,门控单位能有用地滤除信号EN的毛刺,,,,,,从而确保进入D触发器时钟端口的ENCLK信号不会泛起毛刺,,,,,,阻止因竞争而导致触发器爆发过失的状态转变。。。
②锁存器的插入增添了ENL信号的延时。。。
③关于n位寄存器组,,,,,,n条反响连线和n个多路选择器被一个门控单位所取代,,,,,,不但带来面 积上的节约,,,,,,降低后端布线的拥塞,,,,,,同时又进一步降低了功耗。。。
接纳此种方法,,,,,,可实现最高事情频率410MHz,,,,,,数据吞吐率5.23Gbps,,,,,,功耗为58 mW,,,,,,完全解决了AES ASIC的功耗高的问题
关注微信号,,,,,,惊喜等你来
x